



第5章 内存存储器技术

14:10

第5章 内存存储器技术



5.1 内存存储器概论

5.2 内存存储器芯片的结构和工作原理（重点）

5.3 内存存储器接口技术（重难点）

14:10

第5章 内存存储器技术



5.1 内存存储器概论

5.2 内存存储器芯片的结构和工作原理（重点）

5.3 内存存储器接口技术（重难点）

14:10

5.1 内存储器概论



一、半导体存储器的分类

二、半导体存储器的主要技术指标

5.1 内存存储器概论



存储器:

存放程序和数据的部位

- 内存(主存储器): 直接连接总线, 通常由半导体存储器组成。
- 外存(辅助存储器): 经接口电路与总线相连接, 存放永久保存的程序和数据, 通常指磁盘、磁带、光盘等。

5.1 内存储器概论



一、半导体存储器的分类

二、半导体存储器的主要技术指标

一、半导体存储器的分类



1、从器件组成的角度分：

双极型存储器

- 用**TTL**电路制成。
- 集成度较低，功耗不大，成本高，速度快。

单极性存储器

- 用**MOS**电路制成
- 集成度高、功耗低，成本低，存取速度不如双极性。

一、半导体存储器的分类



2、从工作特点分：

随机存储器**RAM**

- **SRAM**：不需要刷新电路，功耗较大，容量较小，存取速度较快。
- **DRAM**：需要刷新电路，功耗低，容量大，存取速度较慢，一般在微机中采用。

只读存储器**ROM**

一、半导体存储器的分类



只读存储器ROM

- 掩膜ROM
- 可编程ROM(PROM)
- 可擦除可编程ROM(EPROM)
- 电可擦除可编程ROM(EEPROM)
- 闪存存储器

5.1 内存储器概论



一、半导体存储器的分类

二、半导体存储器的主要技术指标

二、半导体存储器的主要技术指标



- 存储容量：存储器可以容纳的二进制信息量
- 存储速度：存取时间和存储周期
- 存储器带宽：单位时间里存储器存取的信息量
- 可靠性：用平均故障间隔时间**MTBF**衡量

第5章 内存存储器技术



5.1 内存存储器概论

5.2 内存存储器芯片的结构和工作原理（重点）

5.3 内存存储器接口技术（重难点）

14:10

5.2 内存存储器芯片的结构和工作原理



一、存储器芯片的组成结构（重点）

二、典型芯片分析

5.2 内存存储器芯片的结构和工作原理



一、存储器芯片的组成结构（重点）

二、典型芯片分析

一、存储器芯片的组成结构




- 存储体
- 地址译码器
- 读/写及 I/O 电路
- 片选控制
- 三态缓冲器

一、存储器芯片的组成结构




1、存储体

存储一位二进制代码的基本单位电路称为存储元；
若干个存储元组成一个存储单元；
大量的存储单元组成一个存储体。



(a) 六管 SRAM 存储元



(b) 单管 DRAM 存储元

一、存储器芯片的组成结构




2、地址译码器

将二进制代码形式的地址转换成驱动读写操作的选择信号，以选择所要访问的存储单元。

常用的地址译码有两种方式：

- 单译码方式
- 双译码方式


一、存储器芯片的组成结构



$p=1, N=2$
 $p=2, N=4$
 $p=4, N=16$

单译码寻址示意图

一、存储器芯片的组成结构



双译码结构示意图

一、存储器芯片的组成结构



3、读/写及 I/O电路

控制被选中的单元读出或写入。

4、片选控制

在地址选择时，首先要选择芯片，只有当片选信号有效时，此芯片所连的地址线才有效。

一、存储器芯片的组成结构



5、三态缓冲器

存储器的读出数据或写入数据都与双向的数据总线相连，需要用到三态缓冲器。

5.2 内存存储器芯片的结构和工作原理




一、存储器芯片的组成结构（重点）

二、典型芯片分析

二、典型芯片分析



1、SRAM芯片Intel6116



A₀~A₁₀: 地址输入, 11根, $2^{11}=2K$

I/O₁~I/O₈: 数据输入输出, 8根

$\overline{CE}$: 片选信号

$\overline{OE}$: 三态输出允许信号


$\overline{WE}$: =0写有效, =1读有效

芯片的存储容量=**2K × 8bit=2KB**

二、典型芯片分析



2、DRAM芯片Intel2164



$A_0 \sim A_7$: 地址输入

D_{IN}, D_{OUT} : 数据输入, 输出, **1根**

$\overline{RAS}$: 行地址选通信号

$\overline{CAS}$: 列地址选通信号


$\overline{WE}$: **=0**写有效, **=1**读有效

芯片的存储容量= **$2^{16} \times 1\text{bit}=64\text{K} \times 1\text{bit}$**

二、典型芯片分析



3、EPROM芯片Intel2732A



A₀~A₁₁: 地址输入, 12根, $2^{12}=4K$

O₀~/O₇: 数据输出, 8根

$\overline{CE}$: 片选信号

$\overline{OE}$: 三态输出允许信号

芯片的存储容量=**4K × 8bit=4KB**

第5章 内存存储器技术



5.1 内存存储器概论

5.2 内存存储器芯片的结构和工作原理（重点）

5.3 内存存储器接口技术（重难点）

14:10

5.3 内存储器接口技术



- 一、存储器芯片数目的确定
- 二、芯片与系统总线的连接
- 三、片选控制方法（重点）
- 四、**16位微机系统中的内存储器接口（难点）**

5.3 内存储器接口技术



- 一、存储器芯片数目的确定
- 二、芯片与系统总线的连接
- 三、片选控制方法（重点）
- 四、**16位**微机系统中的内存储器接口（难点）

一、存储器芯片数目的确定




存储器容量为**G**字节，构成该存储器的芯片的存储容量为**M**×**N**，则需要的芯片的数目为：

$$T = \frac{G}{M} \times \frac{8}{N}$$


G/M=字扩展即组数

8/N=位扩展即
每组的芯片数

字扩展：**4×8bit**的芯片构成**8B**的存储器系统，
需要的芯片数目= $(8/4)*(8/8) = 2$ 片



位扩展：**4×4bit**的芯片构成**4B**的存储器系统，
需要的芯片数目= $(4/4)*(8/4) = 2$ 片



5.3 内存储器接口技术



一、存储器芯片数目的确定

二、芯片与系统总线的连接

三、片选控制方法（重点）

四、16位微机系统中的内存储器接口（难点）

二、芯片与系统总线的连接



1、数据线的连接

芯片内有双向三态缓冲器，芯片数据线直接和系统数据总线相应数据位挂接。

二、芯片与系统总线的连接



2、地址线的连接：

地址应包含两部分：

- 片内地址：芯片内的存储单元寻址，低位部分是片内地址，直接和存储芯片的地址端相连。
- 片选地址：对各个存储芯片进行选择地址，高位部分是片地址，经译码器产生芯片选择信号和各个芯片的片选端相连。

二、芯片与系统总线的连接



3、控制线的连接：

CPU的存储器读写信号与存储器芯片的控制信号线连接，以实现对其存储器的读写操作。

5.3 内存储器接口技术



一、存储器芯片数目的确定

二、芯片与系统总线的连接

三、片选控制方法（重点）

四、16位微机系统中的内存储器接口（难点）

三、片选控制方法



在存储器系统中，实现片选控制的方法有三种。

- 线选法
- 部分译码法
- 全译码法


三、片选控制方法




1、线选法

地址中的高位部分不经译码，直接用它们分别作各个芯片的片选信号。


例1：用4片**6116**构成的存储器系统如图所示：



数据线的连接




控制线的连接




片内地址线的连接


芯片的存储容量: $2^{11} \times 8 = 2KB$



各个芯片的片选控制




问题：每块**6116**芯片的地址范围是什么？




第①片6116的片外地址

A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A
19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
X	X	X	X	X	1	1	1	0											



第①片6116的最小地址

A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A
19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
X	X	X	X	X	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0



第①片6116的最大地址

A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A
19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
X	X	X	X	X	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1

第①片6116的最小地址的分析：

A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A
19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
X	X	X	X	X	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0

$A_{19}A_{18}A_{17}A_{16}A_{15}$ 这5根地址线没有使用，取任意值，有 $2^5=32$ 种可能，意味着芯片中每个存储单元可以有32个地址，这种现象称为地址重叠。

没有使用的地址线全部取值为“0”的地址称为基本地址。

第①片**6116**的最小地址 **07000H**


A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A
19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0

第①片**6116**的最大地址 **077FFH**


A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A
19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1

第①片**6116**的地址范围 **07000H ~ 077FFH**

课堂练习15



计算其余三片**6116**的地址范围



第②片6116的片选


第②片**6116**的最小地址 **06800H**

A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A
19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	1	1	0	1	0	0	0	0	0	0	0	0	0	0	0

第②片**6116**的最大地址 **06FFFH**

A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A
19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1

第②片**6116**的地址范围 **06800H ~ 06FFFH**



第③片6116的片选


第③片**6116**的最小地址 **05800H**

A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A
19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	1	0	1	1	0	0	0	0	0	0	0	0	0	0	0

第③片**6116**的最大地址 **05FFFH**

A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A
19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1

第③片**6116**的地址范围 **05800H ~ 05FFFH**



第④片6116的片选

第④片**6116**的最小地址 **03800H**

A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A
19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	1	1	1	0	0	0	0	0	0	0	0	0	0	0

第④片**6116**的最大地址 **03FFFH**

A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A
19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1

第④片**6116**的地址范围 **03800H ~ 03FFFH**

三、片选控制方法




2、部分译码法

对高位地址的一部分进行译码产生片选信号，这种方法叫部分译码法。

3、全译码法

片外全部高位地址作为译码器的输入，进行完全译码，以此产生各个片选信号。

74LS138译码器(即Intel 8205译码器)




G1	$\overline{G}_{2a}$	$\overline{G}_{2b}$	C	B	A	$\overline{Y}_i$
1	0	0	0	0	0	$\overline{Y}_0$
1	0	0	0	0	1	$\overline{Y}_1$
1	0	0	0	1	0	$\overline{Y}_2$
1	0	0	0	1	1	$\overline{Y}_3$
1	0	0	1	0	0	$\overline{Y}_4$
1	0	0	1	0	1	$\overline{Y}_5$
1	0	0	1	1	0	$\overline{Y}_6$
1	0	0	1	1	1	$\overline{Y}_7$


三、片选控制方法



例2：如图所示是一个**8**位微机系统中的存储器子系统，计算存储器系统的总容量和每块芯片的地址范围。



全译码法实现接口电路图




2732芯片片内地址线 $A_0 \sim A_{11}$, $2^{12}=4K$

6116芯片片内地址线 $A_0 \sim A_{10}$, $2^{11}=2K$

ROM: $4KB \times 4=16KB$

RAM: $2KB \times 4=8KB$

因此, 存储系统的总容量= **$24KB$**



2732#1:

片选 $A_{19} \sim A_{12}$:

1111 1000


片内 $A_{11} \sim A_0$

地址范围:

1111 1000 0000 0000 0000 **B** ~

1111 1000 1111 1111 1111 **B**

即: **F8000H ~ F8FFFH**



6116#1 片选 $A_{19} \sim A_{11}$: **1111 1100 0**

三、片选控制方法



6116#1:

片选 $A_{19} \sim A_{11}$: **1111 1100 0**

片内 $A_{10} \sim A_0$

地址范围:

1111 1100 0000 0000 0000B~

1111 1100 0111 1111 1111B

即: **FC000H~FC7FFH**

5.3 内存储器接口技术




一、存储器芯片数目的确定

二、芯片与系统总线的连接

三、片选控制方法（重点）

四、16位微机系统中的内存储器接口（难点）

四、16位微机系统中的内存储器接口






8086系统存储器的奇偶分体

四、16位微机系统中的内存储器接口



例3：如图所示是一个**16**位微机系统中的存储器子系统，计算每块芯片的地址范围。







Y0输出低电平:

A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A	A
19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	1	0	0	0												

奇存储体



偶存储体




偶存储体地址范围:


1111 1000 0000 0000 0000B ~ 1111 1000 1111 1111 1110B

不连续

奇存储体



偶存储体



奇存储体地址范围:

1111 1000 0000 0000 0001B ~ 1111 1000 1111 1111 1111B

不连续

四、16位微机系统中的内存存储器接口



偶存储体最小地址:

1111 1000 0000 0000 0000B=F8000H

用逻辑地址描述为 **F800H:0000H**

奇存储体最小地址:

1111 1000 0000 0000 0001B=F8001H

用逻辑地址描述为 **F800H:0001H**

四、16位微机系统中的内存存储器接口



(1) 分析以下指令序列的执行过程

MOV AX, 0F800H

MOV DS, AX

MOV DS:[0], AX ;少了这条语句，仿真时第1个字的
;写入有问题，具体写入的内容无所谓

MOV AX, 1122H

MOV DS:[0000H], AL

JMP \$

偶存储体，字节访问



Page 1 of 1

四、16位微机系统中的内存存储器接口



(2) 分析以下指令序列的执行过程

MOV AX, 0F800H

MOV DS, AX

MOV DS:[0], AX ;少了这条语句，仿真时第1个字的
;写入有问题，具体写入的内容无所谓

MOV AX, 1122H

MOV DS:[0001H], AL

JMP \$

奇存储体，字节访问

四、16位微机系统中的内存存储器接口



(3) 分析以下指令序列的执行过程

MOV AX, 0F800H

MOV DS, AX

MOV DS:[0], AX ;少了这条语句, 仿真时第1个字的
;写入有问题, 具体写入的内容无所谓

MOV AX, 1122H

MOV DS:[0000H], AX

JMP \$

规则字访问

100

Page 10 of 10

四、16位微机系统中的内存存储器接口



(4) 分析以下指令序列的执行过程

MOV AX, 0F800H

MOV DS, AX

MOV DS:[0], AX ;少了这条语句, 仿真时第1个字的
;写入有问题, 具体写入的内容无所谓

MOV AX, 1122H

MOV DS:[0001H], AX

JMP \$

非规则字访问

⬆
⬇